

Layout Lead

Location	Salary	Planned Start Date	Type of contract
Grenoble, France	According to profile	As soon as possible	CDI (permanent position) Full-time

Company

Antaios is a start-up company that develops a disruptive memory technology. Antaios will offer memory solutions to semiconductor foundries and Integrated Devices Manufacturers, from core technology up to qualified turn-key memory blocks. Antaios memories rely on the newly discovered Spin-Orbit Torque (SOT) phenomenon. Although innovative in its underlying principles, SOT memories rely on similar core technologies (materials, processes) as the currently developed STT MRAM.

To accelerate its development, Antaios is looking for a Layout Technical Leader to organize the future development and flow improvements.

Missions

Within a team of engineers and under the direct supervision of the Design manager, you will ensure the following tasks:

- ❖ Lead layout team in completing complex layout for AMS circuits in deep submicron CMOS technologies.
- ❖ Be a technical referent, by inspiring the team and training beginners.
- ❖ Able to Delegate and Empower team along with Effective Time Management.
- ❖ Working with the circuit designer to plan/schedule work and negotiate any layout trade-offs as needed.
- ❖ Drawing, from the memory block level: bitcell and sense amps, up to the memory macro and test chip level.
- ❖ Drafting technical specifications, procedures, as well as setting up Methodologies and Flow improvements.
- ❖ Work closely with the R&D team to enhance together the SOT memory device.
- ❖ Reviewing and analysing floorplans and complex circuits with circuit designers.
- ❖ Interpreting LVS, DRC and ERC reports to find the fastest way to complete layout.
- ❖ Utilizing advanced CAD tools and mask design knowledge to deliver correct and robust layout that meet stringent matching performance, area, and power requirements.
- ❖ Collaborate with other teams outside the company.

Profile

You are curious about working close to the technology.

You understand issue related to layout: IR drop, RC delay, electro-migration, self-heating, coupling capacitance...

You recognize failure prone circuit and layout structures, have experience with analog/full custom and DFM standard methodologies, and enthusiastically work with circuit designer for the best approach to problems.

You are rigorous and disciplined in what you do and you will run the development processes under quality assurance.

You are creative and reactive, and you are willing to be in position to make innovative proposals.

You can work autonomously and as a team player. You have Excellent interpersonal skills.

An experience in memory development or in magnetism is a plus.

You can communicate fluently in English. French speaking would be appreciable.

How to apply

Please send your 1-page resume and motivation letter by e-mail to Julien Louche (contact@antaïos.fr)

Responsable Activité Layout

Localisation	Salaire	Prise de poste	Type de contrat
Grenoble, France	Selon profil	Dès que possible	CDI (Temp plein)

L'entreprise

Antaios est une jeune startup développant une nouvelle technologie de mémoires électroniques innovante. Ces mémoires sont basées sur l'effet SOT récemment découvert en laboratoire. Bien que novateur, ces composants utilisent les mêmes outils technologiques que les précédentes générations de MRAM. Antaios proposera des solutions mémoire aux fonderies de semi-conducteurs et aux fabricants de circuits intégrés, depuis la technologie de base jusqu'à des blocs mémoire clés en main qualifiés.

Pour accélérer son développement, Antaios recherche un.e responsable technique layout pour organiser les futurs développements et les améliorations du flot de conception.

Missions

Au sein de l'équipe de conception, vous serez responsable de l'activité Layout et serez en charge des missions suivantes :

- ❖ Diriger l'équipe layout en réalisant des circuits AMS complexes dans les technologies CMOS submicroniques.
- ❖ Être référent technique en inspirant l'équipe et en encadrant les débutants.
- ❖ Vous êtes capable de déléguer et de responsabiliser votre équipe tout en gérant efficacement votre temps.
- ❖ Travailler avec les designers pour planifier/programmer le travail et négocier tout compromis de layout.
- ❖ Dessiner, depuis le niveau des blocs mémoire, jusqu'au niveau de la macro mémoire et de la puce de test.
- ❖ Rédiger des spécifications techniques ainsi que la mise en place de méthodologies et des améliorations du flot.
- ❖ Travailler en étroite collaboration avec l'équipe R&D pour améliorer ensemble le dispositif de mémoire SOT.
- ❖ Revue et analyse des plans et des circuits complexes avec les designers du circuit.
- ❖ Interpréter les rapports LVS, DRC et ERC afin de trouver le moyen le plus rapide de réaliser le layout.
- ❖ Utiliser les outils de CAO avancés et l'expertise en dessin de masques pour fournir un layout correct et robuste répondant à des exigences strictes en matière de performances, de surface et de consommation.
- ❖ Collaborer avec d'autres équipes extérieures à l'entreprise.

Profil

Vous êtes intéressé par travailler au plus proche de la technologie.

Vous comprenez les problèmes liés au layout : IR drop, retard RC, électromigration, capacité de couplage...

Vous reconnaissez les structures de layout sujettes aux défaillances, vous avez de l'expérience dans les méthodologies analog/full-custom et DFM. Vous travaillez conjointement avec le designer pour trouver la meilleure approche des problèmes.

Vous êtes rigoureux et discipliné, vous dirigez les processus de développement sous assurance qualité.

Vous êtes créatif et réactif, et vous êtes prêt à vous mettre en position de faire des propositions innovantes.

Vous pouvez travailler de manière autonome et en équipe; vous avez d'excellentes qualités relationnelles.

Une expérience en développement de mémoire ou en magnétisme est un plus.

Vous pouvez communiquer couramment en anglais. La maîtrise du français serait appréciée.

Comment postuler

Envoyer un CV d'une page et une lettre de motivation, par courriel à Julien Louche (contact@antaïos.fr).